unicat.nlb.by  
На главную
Электронный каталог НББ

Справка

Степанец, Владимир Яковлевич (кандидат технических наук ; электроника ; вычислительная техника ; 1946—2018)

    Родился 20.11.1946, г. Запорожье, Украина. Специалист в области систем автоматизированного проектирования в электронике. Кандидат технических наук (1988), доцент (1991).
    Образование: Запорожский радиотехнический техникум (специальность "Производство полупроводниковых приборов", 1965), Белорусский государственный университет (специальность "Математика", 1972), Академия наук БССР (аспирантура, специальность "Твердотельная электроника и микроэлектроника", 1982).
    Научные интересы: системы автоматизированного проектирования; теория графов, гиперграфов и их приложения; дискретная математика и ее приложения; микро- и наноэлектроника; современные методы и средства подготовки специалистов.
    Место работы, должность: НПО "Интеграл" (Минск; 1972–1997, главный конструктор), Белорусский государственный университет (с 1997, механико-математический факультет, кафедра математической кибернетики, доцент).
    Награды: Грамота Министерства образования Республики Беларусь (2008).
    Умер 19.03.2018.

        Вариантная форма
    Stepanec, Vladimir Âkovlevič (1946—2018)
    Stepanets, Vladimir Y. (1946—2018) (английский язык)

        См. также
    Белорусский государственный университет (Минск). Механико-математический факультет
    Сцепанец, Уладзiмiр Якаўлевiч (кандыдат тэхнічных навук ; электроніка ; вылічальная тэхніка ; 1946—2018) (на другом языке)

        Источники информации
    Разработка методов и алгоритмов автоматизированного проектирования топологии твердотельных микросхем : диссертация ... кандидата технических наук : 05.27.01 ; 05.13.12 : защищена 16.06.1988 : утверждена 14.12.1988 / Степанец Владимир Яковлевич. — Минск, 1988.
    Интеллектуальные системы автоматизированного проектирования больших и сверхбольших интегральных микросхем / В. А. Мищенко, Л. И. Гурский, В. Я. Степанец. — Москва, 1988.
    Проектирование микросхем / Л. И. Гурский, В. Я. Степанец. — Минск, 1991.
    The Mathematical Model for Computer-Aided Design of Integrated Circuit Layout / V. Y. Stepanets // Mixed design of integrated circuits and systems : proceedings of the 5th International Conference MIXDES' 98, Łódź, Poland 18—20 June 1998. — Łódź, 1998. — P. 163—166.
    Анкета ученого.
    Сайт механико-математического факультета Белорусского государственного университета. Некролог.
    Электронный каталог Фундаментальной библиотеки БГУ.
    Электронная библиотека БГУ.
    Сводный электронный каталог библиотек Беларуси.